Различия
Показаны различия между двумя версиями страницы.
| Предыдущая версия справа и слева Предыдущая версия Следующая версия | Предыдущая версия | ||
| reverseenengineering:архитектура [2025/07/01 19:40] – [RISC] Lex | reverseenengineering:архитектура [2025/07/22 02:27] (текущий) – [x86(архитектура)] Lex | ||
|---|---|---|---|
| Строка 1: | Строка 1: | ||
| ====== Архитектура и патерны ====== | ====== Архитектура и патерны ====== | ||
| - | ===== x86 ===== | + | ===== x86(архитектура) |
| > x86 (англ. Intel 80x86) — архитектура процессора и одноимённый набор команд, | > x86 (англ. Intel 80x86) — архитектура процессора и одноимённый набор команд, | ||
| Строка 7: | Строка 7: | ||
| > Название образовано от двух цифр, которыми заканчивались названия процессоров Intel ранних моделей — 8086, 80186, 80286 (i286), 80386 (i386), 80486 (i486). За время своего существования набор команд постоянно расширялся, | > Название образовано от двух цифр, которыми заканчивались названия процессоров Intel ранних моделей — 8086, 80186, 80286 (i286), 80386 (i386), 80486 (i486). За время своего существования набор команд постоянно расширялся, | ||
| - | > Помимо Intel, набор команд x86 также реализован в процессорах других производителей: | + | > Помимо Intel, набор команд x86 также реализован в процессорах других производителей: |
| - | ===== ARM ===== | + | |
| + | ===== ARM(архитектура) | ||
| > Архитектура ARM (от англ. Advanced RISC Machine — усовершенствованная RISC-машина; | > Архитектура ARM (от англ. Advanced RISC Machine — усовершенствованная RISC-машина; | ||
| Строка 19: | Строка 20: | ||
| > Многие лицензиаты проектируют собственные топологии ядер на базе системы команд ARM: DEC StrongARM, Freescale i.MX, Intel XScale, NVIDIA Tegra, ST-Ericsson Nomadik[англ.], | > Многие лицензиаты проектируют собственные топологии ядер на базе системы команд ARM: DEC StrongARM, Freescale i.MX, Intel XScale, NVIDIA Tegra, ST-Ericsson Nomadik[англ.], | ||
| - | ===== MIPS ===== | + | ===== MIPS(патерн) |
| + | |||
| + | > MIPS (сокращение от названия соответствующего проекта Стэнфордского университета англ. Microprocessor without Interlocked Pipeline Stages, без блокировок в конвейере) — система команд и микропроцессорных архитектур, | ||
| - | > MIPS (сокращение от названия соответствующего проекта Стэнфордского университета англ. Microprocessor without Interlocked Pipeline Stages, без блокировок в конвейере) — система команд и микропроцессорных архитектур, | + | > Ранние модели процессора имели 32-битное машинное слово, позднее появились его 64-битные версии. Существует множество модификаций процессора, |
| - | ===== RISC ===== | + | ===== RISC(патерн) |
| > RISC (англ. reduced instruction set computer — вычислитель с сокращённым набором команд) — архитектурный подход к проектированию процессоров, | > RISC (англ. reduced instruction set computer — вычислитель с сокращённым набором команд) — архитектурный подход к проектированию процессоров, | ||
| Строка 30: | Строка 33: | ||
| > В системах команд первых RISC-процессоров даже отсутствовали команды умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками). | > В системах команд первых RISC-процессоров даже отсутствовали команды умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками). | ||
| - | ===== CISC ===== | + | ===== CISC(патерн) |
| > CISC (англ. complex instruction set computing или complex instruction set computer) — тип процессорной архитектуры, | > CISC (англ. complex instruction set computing или complex instruction set computer) — тип процессорной архитектуры, | ||