reverseenengineering:архитектура

Различия

Показаны различия между двумя версиями страницы.

Ссылка на это сравнение

Предыдущая версия справа и слева Предыдущая версия
Следующая версия		 Предыдущая версия
reverseenengineering:архитектура [2025/07/03 19:43] – [MIPS] Lexreverseenengineering:архитектура [2025/07/22 02:27] (текущий) – [x86(архитектура)] Lex
Строка 9: Строка 9:
 > Помимо Intel, набор команд x86 также реализован в процессорах других производителей: AMD, VIA, Transmeta, IDT, Zhaoxin, МЦСТ (в процессорах Эльбрус) и др. В настоящее время для 32-битной версии архитектуры существует ещё одно название — IA-32 (Intel Architecture — 32). > Помимо Intel, набор команд x86 также реализован в процессорах других производителей: AMD, VIA, Transmeta, IDT, Zhaoxin, МЦСТ (в процессорах Эльбрус) и др. В настоящее время для 32-битной версии архитектуры существует ещё одно название — IA-32 (Intel Architecture — 32).
  
-> **Характеристика** 
  
 ===== ARM(архитектура) ===== ===== ARM(архитектура) =====
Строка 28: Строка 27:
  
  
-===== RISC =====+===== RISC(патерн) =====
  
 > RISC (англ. reduced instruction set computer — вычислитель с сокращённым набором команд) — архитектурный подход к проектированию процессоров, в которой быстродействие увеличивается за счёт такого кодирования инструкций, чтобы их декодирование было более простым, а время выполнения — меньшим.  > RISC (англ. reduced instruction set computer — вычислитель с сокращённым набором команд) — архитектурный подход к проектированию процессоров, в которой быстродействие увеличивается за счёт такого кодирования инструкций, чтобы их декодирование было более простым, а время выполнения — меньшим. 
Строка 34: Строка 33:
 > В системах команд первых RISC-процессоров даже отсутствовали команды умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками). > В системах команд первых RISC-процессоров даже отсутствовали команды умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками).
  
-===== CISC =====+===== CISC(патерн) =====
  
 > CISC (англ. complex instruction set computing или complex instruction set computer) — тип процессорной архитектуры, которая характеризуется следующим набором свойств: > CISC (англ. complex instruction set computing или complex instruction set computer) — тип процессорной архитектуры, которая характеризуется следующим набором свойств:
  • reverseenengineering/архитектура.1751546581.txt.gz
  • Последнее изменение: 2025/07/03 19:43
  • — Lex